Characterization of deep levels in semiconductors by the DLTS technique

Data: 10 novembre 2017 dalle 14:00 alle 15:00

Luogo: Aula 1, piano -1, viale berti pichat 6/2